[이데일리 송재민 기자] 삼성전자가 비트 밀도와 입출력 성능을 대폭 높인 차세대 V10 BV-낸드플래시를 공개했다. 이전 세대보다 비트 밀도는 58% 이상, 데이터 입출력 속도는 33% 이상 향상시키고 전력 소비는 25% 이상 줄였다.

삼성전자는 31일 반도체 뉴스룸을 통해 V10 BV-낸드의 개발 배경과 주요 기술을 공개했다. V10은 최근 미국에서 열린 ‘FMS 2026’에서 ‘3D·낸드 혁신상’을 받았다.

V10은 빠르게 증가하는 AI 시대의 고성능·고용량·저전력 스토리지 수요에 대응하기 위해 개발한 최신 3차원(3D) 낸드플래시다. 3D 본딩 기술을 적용한 V낸드 구조를 기반으로 400단 이상의 워드라인(WL)을 구현했다.

단위 면적에 저장되는 데이터양을 뜻하는 비트 밀도는 이전 세대보다 58% 이상 높였다. 입출력(I/O) 속도는 4.8Gbps 이상으로 33% 넘게 향상됐으며 전력 소비는 25% 이상 줄였다.

신지연 삼성전자 상품기획팀 TL은 “V10은 AI 시대의 고성능·고용량·저전력 스토리지 요구에 대응하기 위해 개발한 제품”이라며 “128테라바이트(TB) 초고용량 솔리드스테이트드라이브(SSD)와 차세대 PCIe 7.0 SSD 구현을 지원할 수 있다”고 말했다.

삼성전자는 단순히 적층 단수와 용량을 높이는 데 그치지 않고 고집적·고성능·저전력을 동시에 달성하는 데 초점을 맞췄다. AI 시스템의 데이터 처리량이 늘면서 스토리지 용량과 대역폭 요구가 커진 데다 전력 소비가 데이터센터의 총소유비용(TCO)을 좌우하는 요소로 떠올랐기 때문이다.

400단 이상 적층을 위해 셀을 세 부분으로 나눠 제조한 뒤 수직으로 연결하는 ‘3-스택’ 기반 HARC 머지 기술을 적용했다. 멀티홀과 제로 더미홀 기술을 접목해 공정 단계와 제조비용 증가를 억제하면서 집적도를 높였다.

셀과 주변회로를 서로 다른 웨이퍼에 제작한 뒤 수직으로 접합하는 웨이퍼 본딩 기술도 도입했다. 셀과 주변회로를 독립적으로 설계해 주변회로의 성능을 높이고 칩 크기를 줄일 수 있다는 설명이다.

정다운 삼성전자 플래시개발실 PL은 “400단 이상의 초고층 V낸드를 구현하면서 공정 단계와 제조비용 증가, 공정 난도를 함께 해결해야 했다”며 “HARC 머지와 멀티홀, 제로 더미홀 기술로 집적도와 제조 효율성을 동시에 확보했다”고 설명했다.

입출력 성능을 높이기 위해 주변회로의 트랜지스터 특성을 개선하고 명령·주소 신호를 분리하는 기술을 적용했다. 고속 데이터 전송 때 발생하는 신호 간 간섭도 줄여 4.8Gbps 이상의 I/O 속도를 구현했다.

전력 절감을 위해서는 주변회로의 공급 전압을 낮추고 외부 전원을 직접 활용하는 구조를 적용했다. 워드라인 충·방전과 고속 I/O 작동에 쓰이는 전력을 줄이는 기술도 도입했다.

적층 단수가 늘면서 발생하는 웨이퍼 휨과 셀 신뢰성 저하 문제도 개선했다. 여러 적층부를 정밀하게 제어해 쓰기 동작 때 선택되지 않은 적층부에 가해지는 전압을 70% 이상 낮추고 비트 오류율을 4% 개선했다.

박상수 삼성전자 플래시개발실 PL은 “이번 수상은 AI 시대가 요구하는 고집적·고성능·저전력이라는 세 가지 난제를 동시에 해결했음을 인정받았다는 점에서 의미가 있다”고 말했다.